Una spiegazione completa del processo di produzione del chip (2/2): dal wafer all'imballaggio e test

La produzione di ciascun prodotto a semiconduttore richiede centinaia di processi e l'intero processo di produzione è diviso in otto passaggi:Elaborazione del wafer - Ossidazione - Fotolitografia - Incisione - Deposizione di film sottile - Interconnessione - Test - Packaging.

---

Passaggio 5: deposizione di film sottile

Per creare i micro dispositivi all'interno del chip, dobbiamo depositare continuamente strati di pellicole sottili e rimuovere le parti in eccesso mediante incisione e aggiungere anche alcuni materiali per separare diversi dispositivi. Ogni transistor o cella di memoria viene costruita passo dopo passo attraverso il processo sopra. Il "film sottile" di cui stiamo parlando qui si riferisce a un "film" con uno spessore inferiore a 1 micron (μm, un milionesimo di metro) che non può essere prodotto con normali metodi di elaborazione meccanica. Il processo di posizionamento di un film contenente le unità molecolari o atomiche richieste su un wafer è "deposizione".

Per formare una struttura a semiconduttore multistrato, dobbiamo prima creare uno stack di dispositivo, ovvero impilare alternativamente più strati di film di metallo sottile (conduttivo) e pellicole dielettriche (isolanti) sulla superficie del wafer, quindi rimuovere le parti in eccesso attraverso ripetute processi di incisione per formare una struttura tridimensionale. Le tecniche che possono essere utilizzate per i processi di deposizione includono la deposizione di vapore chimico (CVD), la deposizione di strati atomici (ALD) e la deposizione di vapore fisico (PVD) e i metodi che utilizzano queste tecniche possono essere divisi in deposizione secca e bagnata.

Deposizione di vapore chimico (CVD)

Nella deposizione di vapore chimico, i gas precursori reagiscono in una camera di reazione per formare un film sottile attaccato alla superficie del wafer e sottoprodotti che vengono pompati fuori dalla camera. La deposizione di vapore chimico potenziata dal plasma utilizza il plasma per generare i gas reagenti. Questo metodo riduce la temperatura di reazione, rendendolo ideale per le strutture sensibili alla temperatura. L'uso del plasma può anche ridurre il numero di deposizioni, spesso risultando in film di qualità superiore.

Deposizione di strati atomici (ALD)

La deposizione di strati atomici forma film sottili depositando solo pochi strati atomici alla volta. La chiave di questo metodo è per ciclare i passaggi indipendenti che vengono eseguiti in un determinato ordine e mantenere un buon controllo. Il rivestimento della superficie del wafer con un precursore è il primo passo, quindi vengono introdotti diversi gas per reagire con il precursore per formare la sostanza desiderata sulla superficie del wafer.

Deposizione di vapore fisico (PVD)

Come suggerisce il nome, la deposizione di vapore fisico si riferisce alla formazione di film sottili con mezzi fisici. Lo sputtering è un metodo di deposizione di vapore fisico che utilizza il plasma argon per sputtering atomi da un bersaglio e depositarli sulla superficie di un wafer per formare un film sottile. In alcuni casi, il film depositato può essere trattato e migliorato attraverso tecniche come il trattamento termico ultravioletto (UVTP).

Passaggio 6: interconnessione

La conduttività dei semiconduttori è tra conduttori e non conduttori (cioè isolanti), che ci consente di controllare completamente il flusso di elettricità. I processi di litografia, incisione e deposizione a base di wafer possono creare componenti come i transistor, ma devono essere collegati per consentire la trasmissione e la ricezione di potenza e segnali.

I metalli vengono utilizzati per l'interconnessione del circuito a causa della loro conduttività. I metalli utilizzati per i semiconduttori devono soddisfare le seguenti condizioni:

· Bassa resistività: Poiché i circuiti metallici devono passare la corrente, i metalli in essi dovrebbero avere una bassa resistenza.

· Stabilità termochimica: Le proprietà dei materiali metallici devono rimanere invariate durante il processo di interconnessione dei metalli.

· Alta affidabilità: Con lo sviluppo della tecnologia dei circuiti integrati, anche piccole quantità di materiali di interconnessione in metallo devono avere una durata sufficiente.

· Costo di produzione: Anche se sono soddisfatte le prime tre condizioni, il costo del materiale è troppo alto per soddisfare le esigenze della produzione di massa.

Il processo di interconnessione utilizza principalmente due materiali, alluminio e rame.

Processo di interconnessione in alluminio

Il processo di interconnessione in alluminio inizia con la deposizione di alluminio, l'applicazione fotoresist, l'esposizione e lo sviluppo, seguito da incisioni per rimuovere selettivamente qualsiasi alluminio in eccesso e fotoresist prima di entrare nel processo di ossidazione. Dopo aver completato i passaggi di cui sopra, i processi di fotolitografia, incisione e deposizione vengono ripetuti fino al completamento dell'interconnessione.

Oltre alla sua eccellente conducibilità, l'alluminio è anche facile da fotolitografo, incisione e deposito. Inoltre, ha un basso costo e una buona adesione al film di ossido. I suoi svantaggi sono che è facile corrodere e ha un punto di fusione basso. Inoltre, per impedire all'alluminio di reagire con il silicio e causare problemi di connessione, è necessario aggiungere depositi di metallo per separare l'alluminio dal wafer. Questo deposito si chiama "metallo barriera".

I circuiti di alluminio sono formati per deposizione. Dopo che il wafer entra nella camera del vuoto, un film sottile formato da particelle di alluminio aderisce al wafer. Questo processo è chiamato "deposizione di vapore (VD)", che include la deposizione di vapore chimico e la deposizione di vapore fisico.

Processo di interconnessione in rame

Man mano che i processi di semiconduttore diventano più sofisticati e le dimensioni dei dispositive si riducono, la velocità di connessione e le proprietà elettriche dei circuiti in alluminio non sono più adeguati e sono necessari nuovi conduttori che soddisfano sia le dimensioni che i requisiti di costo. Il primo motivo per cui il rame può sostituire l'alluminio è che ha una resistenza inferiore, che consente una velocità di connessione del dispositivo più rapide. Il rame è anche più affidabile perché è più resistente all'elettromigrazione, al movimento degli ioni metallici quando la corrente scorre attraverso un metallo, che in alluminio.

Tuttavia, il rame non forma facilmente i composti, rendendo difficile vaporizzare e rimuovere dalla superficie di un wafer. Per risolvere questo problema, invece di incidere il rame, depositiamo e incidiamo materiali dielettrici, che formano modelli di linea metallica costituiti da trincee e VIAS ove necessario, e quindi riempie i suddetti "pattern" con rame per raggiungere l'interconnessione, un processo chiamato "Damascene".

Mentre gli atomi di rame continuano a diffondersi nel dielettrico, l'isolamento di quest'ultimo diminuisce e crea uno strato di barriera che blocca gli atomi di rame da un'ulteriore diffusione. Uno strato di seme di rame sottile viene quindi formato sullo strato di barriera. Questo passaggio consente l'elettroplatura, che è il riempimento di modelli di proporzioni elevate con rame. Dopo il riempimento, il rame in eccesso può essere rimosso mediante lucidatura meccanica chimica in metallo (CMP). Dopo il completamento, può essere depositato un film di ossido e il film in eccesso può essere rimosso mediante fotolitografia e processi di incisione. Il processo di cui sopra deve essere ripetuto fino al completamento dell'interconnessione del rame.

Dal confronto di cui sopra, si può vedere che la differenza tra interconnessione di rame e interconnessione in alluminio è che il rame in eccesso viene rimosso dal CMP metallico anziché dall'attacco.

Passaggio 7: test

L'obiettivo principale del test è verificare se la qualità del chip a semiconduttore soddisfa un certo standard, in modo da eliminare i prodotti difettosi e migliorare l'affidabilità del chip. Inoltre, i prodotti difettosi testati non immetteranno la fase di imballaggio, il che aiuta a risparmiare costi e tempo. Electronic Die Smorting (EDS) è un metodo di prova per i wafer.

EDS è un processo che verifica le caratteristiche elettriche di ciascun chip nello stato del wafer e quindi migliora la resa dei semiconduttori. Gli ED possono essere divisi in cinque passaggi, come segue:

01 Monitoraggio dei parametri elettrici (EPM)

EPM è il primo passo nei test del chip a semiconduttore. Questo passaggio testerà ciascun dispositivo (inclusi transistor, condensatori e diodi) richiesti per i circuiti integrati a semiconduttore per garantire che i loro parametri elettrici soddisfino gli standard. La funzione principale di EPM è fornire dati caratteristici elettrici misurati, che verranno utilizzati per migliorare l'efficienza dei processi di produzione dei semiconduttori e delle prestazioni del prodotto (non per rilevare prodotti difettosi).

02 Test di invecchiamento del wafer

Il tasso di difetto dei semiconduttori proviene da due aspetti, vale a dire il tasso di difetti di produzione (più alto nella fase iniziale) e il tasso di difetti nell'intero ciclo di vita. Il test di invecchiamento del wafer si riferisce al test del wafer a una certa temperatura e tensione AC/DC per scoprire i prodotti che possono avere difetti nella fase iniziale, ovvero migliorare l'affidabilità del prodotto finale scoprendo potenziali difetti.

03 rilevamento

Dopo il completamento del test di invecchiamento, il chip a semiconduttore deve essere collegato al dispositivo di prova con una scheda della sonda e quindi i test di temperatura, velocità e movimento possono essere eseguiti sul wafer per verificare le funzioni di semiconduttore pertinenti. Si prega di consultare la tabella per una descrizione dei passaggi di test specifici.

04 Riparazione

La riparazione è la fase di prova più importante perché alcuni chip difettosi possono essere riparati sostituendo i componenti problematici.

05 punteggiatura

I chip che hanno fallito il test elettrico sono stati risolti nei passaggi precedenti, ma devono ancora essere contrassegnati per distinguerli. In passato, dovevamo contrassegnare i chip difettosi con inchiostro speciale per garantire che potessero essere identificati ad occhio nudo, ma ora il sistema li ordina automaticamente in base al valore dei dati di prova.

Passaggio 8: imballaggio

Dopo i precedenti processi, il wafer formerà chip quadrati di uguale dimensione (noto anche come "single chip"). La prossima cosa da fare è ottenere singoli chip tagliando. I chip appena tagliati sono molto fragili e non possono scambiare segnali elettrici, quindi devono essere elaborati separatamente. Questo processo è l'imballaggio, che include la formazione di un guscio protettivo all'esterno del chip a semiconduttore e consente loro di scambiare segnali elettrici con l'esterno. L'intero processo di imballaggio è diviso in cinque fasi, vale a dire la segatura dei wafer, il attacco a chip singolo, l'interconnessione, i test di stampaggio e l'imballaggio.

01 Wafer Sewing

Per tagliare innumerevoli patatine densamente disposte dal wafer, dobbiamo prima "macinare" con cura il retro del wafer fino a quando il suo spessore non soddisfa le esigenze del processo di imballaggio. Dopo la macinazione, possiamo tagliare la linea di scriba sul wafer fino a quando il chip a semiconduttore non viene separato.

Esistono tre tipi di tecnologia di segatura del wafer: taglio della lama, taglio laser e taglio del plasma. Il dazio della lama è l'uso di una lama di diamanti per tagliare il wafer, che è soggetto a calore e detriti di attrito e quindi danneggiare il wafer. Il dado laser ha una maggiore precisione e può facilmente gestire i wafer con spessore sottile o spaziatura della linea di scribi. Il taglio del plasma utilizza il principio di attacco al plasma, quindi questa tecnologia è applicabile anche se la spaziatura della linea di scribi è molto piccola.

02 Allegato di wafer singolo

Dopo che tutti i chip sono separati dal wafer, dobbiamo collegare i singoli chip (singoli wafer) al substrato (frame di piombo). La funzione del substrato è proteggere i chip a semiconduttore e consentire loro di scambiare segnali elettrici con circuiti esterni. Gli adesivi a nastro liquido o solido possono essere utilizzati per attaccare i chip.

03 Interconnessione

Dopo aver attaccato il chip al substrato, dobbiamo anche collegare i punti di contatto dei due per ottenere lo scambio di segnale elettrico. Esistono due metodi di connessione che possono essere utilizzati in questo passaggio: legame con fili con fili di metallo sottili e legame con chip di lancio usando blocchi oro sferici o blocchi di stagno. Il legame a filo è un metodo tradizionale e la tecnologia di bonding di capovolgimento può accelerare la produzione di semiconduttori.

04 modanatura

Dopo aver completato la connessione del chip a semiconduttore, è necessario un processo di stampaggio per aggiungere un pacchetto all'esterno del chip per proteggere il circuito integrato di semiconduttore da condizioni esterne come temperatura e umidità. Dopo che lo stampo del pacchetto è stato realizzato secondo necessità, dobbiamo mettere lo stampo il chip a semiconduttore e il composto di stampaggio epossidico (EMC) e sigillarlo. Il chip sigillato è la forma finale.

05 Test di imballaggio

I chip che hanno già avuto il loro modulo finale devono anche superare il test di difetto finale. Tutti i chip a semiconduttore finiti che entrano nel test finale sono chip a semiconduttore finito. Verranno inseriti nelle apparecchiature di prova e imposteranno condizioni diverse come tensione, temperatura e umidità per test elettrici, funzionali e di velocità. I risultati di questi test possono essere utilizzati per trovare difetti e migliorare la qualità del prodotto e l'efficienza della produzione.

Evoluzione della tecnologia dell'imballaggio

Con l'aumentare della dimensione del chip e aumentano i requisiti di prestazione, gli imballaggi hanno subito molte innovazioni tecnologiche negli ultimi anni. Alcune tecnologie e soluzioni di imballaggio orientate al futuro includono l'uso della deposizione per i tradizionali processi di back-end come il packaging a livello di wafer (WLP), i processi di urto e la tecnologia RDL di livello di ridistribuzione (RDL), nonché tecnologie di incisione e pulizia per la produzione di wafer front-end.

Cos'è l'imballaggio avanzato?

L'imballaggio tradizionale richiede che ogni chip venga tagliato dal wafer e posizionato in uno stampo. L'imballaggio a livello di wafer (WLP) è un tipo di tecnologia di imballaggio avanzata, che si riferisce all'imballaggio diretto del chip ancora sul wafer. Il processo di WLP è prima impacchettare e testare, quindi separare tutti i chip formati dal wafer contemporaneamente. Rispetto agli imballaggi tradizionali, il vantaggio del WLP è un costo di produzione inferiore.

L'imballaggio avanzato può essere diviso in imballaggi 2D, imballaggi 2.5D e imballaggio 3D.

Confezionamento 2D più piccolo

Come accennato in precedenza, lo scopo principale del processo di imballaggio include l'invio del segnale del chip a semiconduttore all'esterno e gli dossi formati sul wafer sono i punti di contatto per l'invio di segnali di input/output. Questi dossi sono divisi in fan-in e fan-out. L'ex a forma di fan si trova all'interno del chip e il secondo a forma di fan è oltre la gamma del chip. Chiamiamo I/O del segnale di ingresso/output (input/output) e il numero di input/output è chiamato conteggio I/O. Il conteggio dell'I/O è una base importante per determinare il metodo di confezionamento. Se il conteggio dell'I/O è basso, viene utilizzata l'imballaggio della ventola. Poiché la dimensione del chip non cambia molto dopo l'imballaggio, questo processo è anche chiamato imballaggio su scala chip (CSP) o imballaggio su scala chip a livello di wafer (WLCSP). Se il conteggio dell'I/O è elevato, viene generalmente utilizzata l'imballaggio a ventola e sono richiesti livelli di ridistribuzione (RDL) oltre a dossi per abilitare il routing del segnale. Questo è "Packaging a livello di wafer a ventola (FOWLP)".

Packaging 2.5D

La tecnologia di imballaggio 2.5D può mettere due o più tipi di chip in un singolo pacchetto consentendo di instradare lateralmente i segnali, il che può aumentare le dimensioni e le prestazioni del pacchetto. Il metodo di confezionamento 2.5D più utilizzato è quello di mettere i chip di memoria e logica in un singolo pacchetto attraverso un interposer al silicio. L'imballaggio 2.5D richiede tecnologie di base come VIA di Through-Silicon (TSV), micro dossi e RDL a pipì fine.

Imballaggio 3D

La tecnologia dell'imballaggio 3D può mettere due o più tipi di chip in un singolo pacchetto consentendo di instradare verticalmente i segnali. Questa tecnologia è adatta a chip a semiconduttore con conteggio I/O più piccoli e più elevati. Il TSV può essere utilizzato per chip con alti conteggi di I/O e il legame del filo può essere utilizzato per chip con conteggi di I/O bassi e alla fine forma un sistema di segnale in cui i chip sono disposti verticalmente. Le tecnologie principali richieste per l'imballaggio 3D includono TSV e tecnologia micro-bump.

Finora, le otto fasi della produzione di prodotti a semiconduttore "Elaborazione del wafer - ossidazione - fotolitografia - incisione - deposizione di film sottile - interconnessione - test - imballaggio" sono stati completamente introdotti. Da "Sand" a "Chips", la tecnologia dei semiconduttori sta eseguendo una versione reale di "trasformare le pietre in oro".

---

Vetek Semiconductor è un produttore cinese professionista diRivestimento in carburo di tantalum, Rivestimento in carburo di silicio, Grafite speciale, Ceramica in carburo di silicioEAltre ceramiche di semiconduttore. Vetek Semiconductor si impegna a fornire soluzioni avanzate per vari prodotti Wafer SIC per l'industria dei semiconduttori.

Se sei interessato ai prodotti di cui sopra, non esitate a contattarci direttamente.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Email: anny@veteksemi.com