Notizia

Scopri le capacità di lavorazione di precisione CNC di VeTek Semiconductor per grafite di elevata purezza, componenti rivestiti CVD SiC/TaC, parti solide in SiC e soluzioni di semiconduttori personalizzate.

Vetek Semiconductor ha partecipato al CSEAC 2026 a Wuxi, in Cina, presentando i suoi rivestimenti CVD SiC e TaC avanzati, componenti in grafite, ceramiche SiC e altri materiali di base per semiconduttori. L'evento ha offerto preziose opportunità per rafforzare le partnership con i clienti, discutere di nuove tecnologie, portare avanti progetti di cooperazione ed esplorare opportunità future nel settore globale dei semiconduttori.

VETEK Semiconductor è specializzata in sei principali categorie di prodotti, tra cui rivestimenti CVD SiC, rivestimenti CVD TaC, SiC solido, grafite e fibra di carbonio di elevata purezza, quarzo e ceramiche avanzate e wafer per semiconduttori. I nostri prodotti servono processi critici dei semiconduttori come l'epitassia, l'attacco e la crescita dei cristalli. Con doppie piattaforme di ricerca e sviluppo, un sistema di produzione completamente integrato e capacità di fornitura globale, siamo riconosciuti come un'impresa nazionale "piccolo gigante" specializzata e sofisticata.

Il nuovo impianto di produzione di semiconduttori di VETEK è entrato nella fase di costruzione di camere bianche per semiconduttori. Il nuovo sito supporterà la produzione di componenti in grafite rivestiti CVD SiC, rivestimenti TaC, rivestimenti PyC, parti Solid SiC e materiali in grafite di elevata purezza per applicazioni a semiconduttore.

VeTek Semiconductor condivide le informazioni chiave dello SNEC 2026 Shanghai, evidenziando grafite di elevata purezza, componenti in grafite rivestita CVD SiC, compositi di carbonio e materiali avanzati per campi termici a supporto della produzione solare e fotovoltaica di prossima generazione.

VETEK celebra la cerimonia di inaugurazione della sua nuova base di produzione di semiconduttori, espandendo la capacità produttiva per tecnologie avanzate di rivestimento SiC, TaC e PyC, componenti SiC solidi, parti in grafite di elevata purezza e materiali per campi termici semiconduttori.

Il 5 settembre, i clienti di Vetek Semiconductor hanno visitato le fabbriche di rivestimento SIC e TAC e hanno raggiunto ulteriori accordi sulle ultime soluzioni di processo epitassiale.

Il 5 settembre 2025, un cliente polacco ha visitato una fabbrica di VETEK per conoscere le nostre tecnologie avanzate e i processi innovativi nella produzione di prodotti in fibra di carbonio.

I supporti per wafer in grafite rivestiti in SiC sono componenti termici e meccanici critici nei sistemi MOCVD per l'epitassia GaN e LED. Questo articolo tecnico spiega come la geometria del supporto, la profondità della tasca, la planarità, le proprietà della grafite e le condizioni del rivestimento CVD SiC influenzano la distribuzione della temperatura del wafer, l'uniformità epitassiale e la ripetibilità del processo. Esamina inoltre la relazione tra uniformità termica e resa del dispositivo, meccanismi comuni di degrado del rivestimento, considerazioni sulla durata di servizio e i dati tecnici richiesti quando si specifica un supporto wafer MOCVD personalizzato o sostitutivo.

La grafite rivestita in SiC combina la lavorabilità e il comportamento termico della grafite ad elevata purezza con una superficie di processo CVD al carburo di silicio chimicamente stabile. Questo white paper tecnico spiega perché la grafite nuda può diventare una fonte di interazione chimica, impurità e particelle nei reattori epitassia, come CVD SiC crea un confine di processo più stabile e perché l'integrità del rivestimento, la compatibilità del substrato, la geometria e il comportamento termico devono essere progettati insieme. Esamina inoltre le diverse esigenze dell'epitassia del silicio e del SiC e delinea come dovrebbero essere specificati i suscettori rivestiti per le applicazioni dei semiconduttori.

Un suscettore di grafite rivestito di SiC è un componente critico del campo termico nell'epitassia dei semiconduttori piuttosto che un semplice supporto per wafer. Questo articolo tecnico spiega come la geometria del suscettore, la planarità, il design delle tasche, le proprietà della grafite e la qualità del rivestimento CVD SiC lavorano insieme per influenzare i confini termici del wafer, la distribuzione della temperatura e l'uniformità epitassiale. Esamina inoltre le modalità comuni di guasto del suscettore, il degrado del rivestimento, i rischi legati alle particelle e i parametri tecnici chiave richiesti quando si specifica un suscettore epitassia personalizzato o sostitutivo.

Il rivestimento in carburo di silicio CVD viene prodotto depositando un denso strato di SiC su grafite di elevata purezza attraverso reazioni controllate in fase gassosa e superficiale. Questo articolo spiega la preparazione del substrato, la crescita CVD basata su MTS, la nucleazione e il trasferimento di massa, lo spessore e l'uniformità del rivestimento, lo stress dell'interfaccia SiC/grafite, i difetti comuni e l'ispezione del grado dei semiconduttori. Mostra anche perché i parametri di processo e la geometria dei componenti devono essere progettati insieme per suscettori e supporti wafer utilizzati nell'epitassia e nel MOCVD.

Il rivestimento in carburo di silicio è uno strato denso di SiC CVD applicato a componenti di grafite ad elevata purezza utilizzati nella lavorazione dei semiconduttori. Questo articolo spiega perché la grafite è rivestita con SiC, come si forma il SiC CVD, quali proprietà del rivestimento e fattori di interfaccia controllano le prestazioni e come la grafite rivestita con SiC supporta l'epitassia del silicio, l'epitassia SiC e il MOCVD. Esamina inoltre lo spessore del rivestimento, la mancata corrispondenza del CTE, il rischio di delaminazione e le informazioni tecniche richieste quando si specificano suscettori, supporti wafer e altri componenti rivestiti.

Libro bianco tecnico su come i rivestimenti CVD SiC e TaC influenzano la stabilità termica, la contaminazione, le particelle e la ripetibilità nell'epitassia dei semiconduttori, con tabelle dei parametri, un albero decisionale per la selezione del rivestimento, meccanismi di guasto e criteri RFQ.

Il SiC da 8 pollici è ora in produzione in grandi volumi, ma la resa dei wafer, non la capacità, separa i vincitori. Questa guida spiega perché il rivestimento TaC su parti in grafite con zona calda determina la resa e come qualificare un fornitore.

Nella moderna produzione di chip, il substrato fornisce supporto fisico e un percorso di dissipazione del calore, mentre lo strato epitassiale determina i limiti delle prestazioni elettriche del dispositivo. Questo articolo fornisce un'analisi approfondita delle differenze fondamentali tra i substrati di silicio monocristallino e carburo di silicio e i processi epitassiali CVD/MBE e rivela come la tecnologia epitassiale migliora le prestazioni dei dispositivi ad alta frequenza e alta tensione riducendo la densità dei difetti e incorporando l'ingegneria della deformazione. Che tu sia un ingegnere di processo o un decisore nel settore degli approvvigionamenti, questa guida ti aiuterà a identificare rapidamente la strategia di selezione dei wafer più adatta.