Notizia

Notizia

Siamo lieti di condividere con voi i risultati del nostro lavoro, le novità aziendali e di fornirvi sviluppi tempestivi e condizioni di nomina e rimozione del personale.
Benvenuti i clienti per visitare il rivestimento SIC di Veteksemicon/ TAC Coating and Epitaxy Process Factory05 2024-09

Benvenuti i clienti per visitare il rivestimento SIC di Veteksemicon/ TAC Coating and Epitaxy Process Factory

Il 5 settembre, i clienti di Vetek Semiconductor hanno visitato le fabbriche di rivestimento SIC e TAC e hanno raggiunto ulteriori accordi sulle ultime soluzioni di processo epitassiale.
Accogliamo i clienti a visitare la fabbrica di prodotti in fibra di carbonio di Veteksemicon10 2025-09

Accogliamo i clienti a visitare la fabbrica di prodotti in fibra di carbonio di Veteksemicon

Il 5 settembre 2025, un cliente polacco ha visitato una fabbrica di VETEK per conoscere le nostre tecnologie avanzate e i processi innovativi nella produzione di prodotti in fibra di carbonio.
Perché viene introdotta la CO₂ durante il processo di taglio dei wafer?10 2025-12

Perché viene introdotta la CO₂ durante il processo di taglio dei wafer?

L'introduzione di CO₂ nell'acqua di cubettatura durante il taglio dei wafer è una misura di processo efficace per sopprimere l'accumulo di carica statica e ridurre il rischio di contaminazione, migliorando così la resa del cubettatura e l'affidabilità dei trucioli a lungo termine.
Cos'è Notch sui wafer?05 2025-12

Cos'è Notch sui wafer?

I wafer di silicio costituiscono la base dei circuiti integrati e dei dispositivi a semiconduttore. Hanno una caratteristica interessante: bordi piatti o piccole scanalature sui lati. Non è un difetto, ma un indicatore funzionale deliberatamente progettato. In effetti, questa tacca funge da riferimento direzionale e indicatore di identità durante l'intero processo di produzione.
Cos'è il Dishing e l'Erosione nel processo CMP?25 2025-11

Cos'è il Dishing e l'Erosione nel processo CMP?

La lucidatura chimico-meccanica (CMP) rimuove il materiale in eccesso e i difetti superficiali attraverso l'azione combinata di reazioni chimiche e abrasione meccanica. Si tratta di un processo chiave per ottenere la planarizzazione globale della superficie del wafer ed è indispensabile per le interconnessioni in rame multistrato e le strutture dielettriche a basso k. Nella produzione pratica
VETEK to Participate in SEMICON Europa 2025 in Munich, Germany20 2025-11

VETEK to Participate in SEMICON Europa 2025 in Munich, Germany

Nel 2025, l'industria europea dei semiconduttori si incontrerà ancora una volta alla più grande fiera dei semiconduttori SEMICON Europa a Monaco dal 18 al 21 novembre
X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept