Prodotti

Il suscettore del wafer rivestito con SIC CVD di Veteksemicon è una soluzione all'avanguardia per i processi epitassiali a semiconduttore, che offre una purezza ultra-alta (≤100ppb, certificato ICP-E10) ed eccezionale stabilità termica/chimica per la stabilità termica/chimica eccezionale per la stabilità termica/chimica per la contabilità resistente alla contaminazione di GAN, SIC e lattiera epi-silicone. Ingegnerizzato con tecnologia CVD di precisione, supporta wafer da 6 "/8"/12 ", garantisce stress termici minimi e resiste a temperature estreme fino a 1600 ° C.

Il nostro suscettore planetario rivestito SIC è un componente centrale nel processo di produzione di semiconduttori ad alta temperatura. Il suo design combina il substrato di grafite con il rivestimento in carburo di silicio per ottenere un'ottimizzazione completa delle prestazioni di gestione termica, della stabilità chimica e della resistenza meccanica.

Le nostre piastre in ceramica Sic porose sono materiali in ceramica porosi realizzati in carburo di silicio come componente principale e trasformati da processi speciali. Sono materiali indispensabili nella produzione di semiconduttori, nella deposizione di vapore chimico (CVD) e altri processi.

Il nostro anello di tenuta con rivestimento SIC per epitassia è un componente di tenuta ad alte prestazioni basato su compositi di grafite o carbonio carbonio rivestiti con carburo di silicio ad alta purezza (SIC) mediante deposizione di vapore chimico (CVD), che combina la stabilità termica della grafite con la grafite termica con la grafite per la grafite.

La nostra barca al quarzo ad alta purezza è realizzata in quarzo fuso (contenuto di siO₂ ≥ 99,99%). Con la sua eccellente resistenza ad ambienti estremi, un coefficiente di espansione termica a bassa e ciclo a lungo vita, è diventato una chiave insostituibile consumabile nel semiconduttore e nelle nuove industrie energetiche.

Focus Ring per l'attacco è il componente chiave per garantire l'accuratezza e la stabilità del processo. Questi componenti sono assemblati con precisione in una camera a vuoto per ottenere una lavorazione uniforme di strutture su nanoscala sulla superficie del wafer attraverso un controllo preciso della distribuzione del plasma, della temperatura del bordo e dell'uniformità del campo elettrico.